简介

　　D触发器的输出状态的改变依赖于时钟脉冲的触发作用，即在时钟脉冲触发时，输入数据。D触发器由时钟脉冲上升沿触发，置位和复位有效电平为高电平“1”。D触发器通常用于数据锁存或者控制电路中。

　　锁存器是异步的，就是说在输入信号改变后，输出信号也随之很快做出改变非常快。而另外一方面，***许多计算机是同步的，这就意味着所有的时序电路的输出信号随着全局的时钟信号同时做出改变。触发器是一个同步版锁存器。

　　复位信号在数字电路里面的重要性仅次于时钟信号。对一个芯片来说，复位的主要目的是使芯片电路进入一个已知的，确定的状态。主要是触发器进入确定的状态。在一般情况下，芯片中的每个触发器都应该是可复位的。在某些情况下，当在高速应用程序中使用流水线触发器(移位寄存器触发器)时，为了实现更高的性能设计，可能会从某些触发器中消除复位。这种类型设计需要在复位***期间，运行预先确定数量的时钟周期，以使ASIC处于已知的状态。

　　目前，在集成电路设计中，特别是以SoC(片上系统)芯片为**的大规模集成电路设计中，通常都采用同步时序设计方法，即芯片内部的所有触发器都工作于相同的时钟信号，而且触发器状态的翻转也都发生在同一时刻。

　　全书分模拟电子技术篇和数字电子技术篇共12章，分别介绍了半导体器件、放大电路、负反馈放大电路、集成运算放大电路及其应用、逻辑代数基础、逻辑门电路基础、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路模-数和数-模转换、半导体存储器与可编程逻辑器件。全书有配合每章教学的设计实例、技能题和利用EWB等软件的训练题。

　　电路为什么要有触发器这种结构?为什么要用时钟同步起来呢?一个乘法器如果不设计成触发的会是什么状态?**近在想电路同步异步的时候想到这个问题，现在还是大二，感觉知识不够无法从宏观角度理解。

　　那么，如何才能将过去的输入状态反映到现在的输出上呢?「时序电路」到底需要些什么呢?人类总是根据过去的经验，决定现在的行动，这时我们需要的就是—记忆。同样，「时序电路」也需要这样的功能。这种能够实现人类记忆功能的元器件就是触发器。按结构和功能，触发器可以分为RS型、JK型、D型和T型。在这里，我们只讲解比较有代表性的类型，RS型和D型。

　　为方便计，将电路改画为所示，它是一个四段触摸调光台灯，但未采用**集成电路，而是用了两块通用集成电路，很适宜于自制，该电路的巧妙之处有三点：一是调光原理，可控硅的导通角由交流市电提供触发基准，并由，和充放电时间常数决定，二是台灯的明暗控制是由触发器组成两级双稳态触发器，在触摸脉冲的作用下由不同的输出状态决定，三是每次触摸时都会发出声响，这种声光同时变化的有一种新鲜感。而且生产工艺条件优越

　　这些复位信号和FPGA内部信号的变化比起来是比较慢的。复位按钮**快也会到达毫秒级别，而FPGA内部信号都是纳秒级别的变化。全局复位的周期远大于系统时钟的周期，是完全可以保证所有的触发器被成功复位的。

　　从电路结构来看，因*有两个输入端子，则输入有四种电平组合，在合适的信号作用下，触发器可以从一种稳态翻转至另一稳态。

　　二次输出电压经过整流滤波后加到触发器上，当信号电压达到整定值时，触发器翻转(BG1截止，BG2导通)干簧继电器动作，动断触点打开，动合触点闭合。当任何一个输入电压(或电流)为零或很低时，产生的情况与两个电压(或电流)不同相时相同，继电器也应立即动作。

　　定时触发业务 - 定时执行的业务具有执行时间固定，执行期占用资源，不执行无需占用资源，以及业务逻辑稳定的特点。通过函数平台，开发人员可以将业务逻辑封装为函数服务，配合定时触发器触发函数执行，在需要的时候分配资源运行函数，执行完成释放资源，并且可以根据资源的空闲情况来分配更多函数实例增加并行执行能力。实现诸如数据加工处理，数据存储，报表数据生成等定时业务场景

　　电路设计的难点在时序设计，时序设计的实质就是满足每一个触发器的建立/保持时间的而要求。