触发器
共找到43条触发器相关产品
-
一种新型感应式传感器，它包括壳体、电路板，其特征是：在壳体内组装霍尔元件，在霍尔元件的后面设置磁钢，电路板的电子电路设置三端稳压器，三端稳压器的输出端连接霍尔元件的电源输入端，霍尔元件的输出端连接运算器时钟输入端，运算器输出端连接D触发 [查看详情] -
触发器实际上就是脉冲电路中的双稳电路，它的电路和功能都比门电路复杂，它也可看成是数字逻辑电路中的元件。目前也已有集成化产品可供选用。常用的触发器有 D 触发器和 J—K 触发器。D 触发器有一个输入端 D 和一个时钟信号输入端 CP ， [查看详情]
-
异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 所谓查找表就是一个多输入单输出的单 [查看详情]
-
D触发器的输出状态的改变依赖于时钟脉冲的触发作用，即在时钟脉冲触发时，输入数据。D触发器由时钟脉冲上升沿触发，置位和复位有效电平为高电平“1”。D触发器通常用于数据锁存或者控制电路中。 同步电路是由时序电路(寄存器 [查看详情]
-
要知道：微分积分电路功能;555定时器各引脚功能、阈值输入端及输出端电压的逻辑规律;单稳态触发器、多谐振荡器和施密特触发器三种电路的基本功能。 会选用：实现脉宽定时，延时控制脉冲，脉宽调制、波形变换、整形、声响电源、时钟脉冲、标准时基脉 [查看详情]
-
D触发器的输出状态的改变依赖于时钟脉冲的触发作用，即在时钟脉冲触发时，输入数据。D触发器由时钟脉冲上升沿触发，置位和复位有效电平为高电平“1”。D触发器通常用于数据锁存或者控制电路中。 当异步复位信号的撤离 [查看详情]
-
触发器与门电路一样，都是逻辑电路，。门电路属于组合逻辑电路，触发器属于时序逻辑电路。组合逻辑电路的特点是，电路的输出状态完全由该时刻的输入状态决定，输入状态发生变化，输出状态也随着发生相应的变化。而时序逻辑电路的输出状态不仅仅取决于该时 [查看详情]
-
延迟线使第二个触发器的触发稍晚于第一个触发器，而使第一个触发器的输出能够在第二个触发器接收到时钟信号之前稳定到有效的逻辑电平。延迟时间的选择要合适，从而使第二个触发器D输入处出现不确定电平的时间相对输入触发而言可忽略不计。上述方案是一种 [查看详情]
-
如前所述，优秀的设计方案，如采用格雷码计数器，同步电路等，可以大大减少毛刺，但它并不能完全消除毛刺。 毛刺并不是对所有输入都有危害，例如D触发器的D输入端，只要毛刺不出现在时钟的上升沿并且满足数据的建立和保持时间，就不会对系统造成危害。 [查看详情]
-
要知道：微分积分电路功能;555定时器各引脚功能、阈值输入端及输出端电压的逻辑规律;单稳态触发器、多谐振荡器和施密特触发器三种电路的基本功能。 会选用：实现脉宽定时，延时控制脉冲，脉宽调制、波形变换、整形、声响电源、时钟脉冲、标准时基脉 [查看详情]
-
亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一步同位器”，他只能用来对一位异步 信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间， [查看详情]
-
两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下 一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的 [查看详情]
-
要知道：微分积分电路功能;555定时器各引脚功能、阈值输入端及输出端电压的逻辑规律;单稳态触发器、多谐振荡器和施密特触发器三种电路的基本功能。 会选用：实现脉宽定时，延时控制脉冲，脉宽调制、波形变换、整形、声响电源、时钟脉冲、标准时基脉冲信 [查看详情]
-
如果通过逻辑的延时(定义为dL)小于时钟线上的延时(dC)，那么就会发生一种情况，即从第二个触发器传输到第三个触发器的信号将会早于时钟正沿到达第三个触发器。所以当时钟正沿到达第三级时，相同信号有可能也由该触发器输出。那么，就会造成一个信 [查看详情]
-
在数字电路里面，复位信号驱动了很多触发器，仅次于时钟，因此复位也往往形成或者使用复位网络。复位网络的设计也是有值得斟酌的地方，例如，由于复位的扇出太大，全部的复位不能仅仅由一个端口驱动，也就是不能像下面一样： [查看详情]
-
一种新型感应式传感器，它包括壳体、电路板，其特征是：在壳体内组装霍尔元件，在霍尔元件的后面设置磁钢，电路板的电子电路设置三端稳压器，三端稳压器的输出端连接霍尔元件的电源输入端，霍尔元件的输出端连接运算器时钟输入端，运算器输出端连接D触发 [查看详情]
-
仅通过一阶的触发器，输出的采样数据存在亚稳态的问题，因此需对采样点作进一步的处理。这里可将四个采样点通过进一步的触发，除掉亚稳态的问题，从而使采样点移到下一个相同的时钟域。通常，亚稳态的去除要经过两三级的处理，这就使得在有效数据输出前会 [查看详情]
-
触发器泛指一类电路结构，它可以由触发信号 (如: 时钟、置位、复位等) 改变输出状态并保持这个状态直到下一个或另一个触发信号来到时。触发信号可以用电平或边沿操作，锁存器是触发器的一种应用类型。 定时波形示出 [查看详情]
-
对寄存器中的触发器只要求它们具有置1、置0的功能即可，因而无论是用同步RS结构触发器，还是用主从结构或边沿触发结构的触发器，都可以组成寄存器。一般由D触发器组成，有公共输入/输出使能控制端和时钟，一般把使能控制端作为寄存器电路的选择信号 [查看详情]
-
D 触发器是指由时钟边沿触发的存储器单元，锁存器指一个由信号而不是时 钟控制的电平敏感的设备。锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号变化，就像信号通过缓冲器一样，一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作 [查看详情]
-
亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一步同位器”，他只能用来对一位异步 信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时 [查看详情]
-
如前所述，优秀的设计方案，如采用格雷码计数器，同步电路等，可以大大减少毛刺，但它并不能完全消除毛刺。 毛刺并不是对所有输入都有危害，例如D触发器的D输入端，只要毛刺不出现在时钟的上升沿并且满足数据的建立和保持时间，就不会对系统造成危害。因此 [查看详情]
-
如前所述，优秀的设计方案，如采用格雷码计数器，同步电路等，可以大大减少毛刺，但它并不能完全消除毛刺。 毛刺并不是对所有输入都有危害，例如D触发器的D输入端，只要毛刺不出现在时钟的上升沿并且满足数据的建立和保持时间，就不会对系统造成危害。 [查看详情]
-
与普通门、受控门电路相比，前者输入为常态信号，输出状态取决于即时输入;后者输入为“瞬态”信号，有触发特性，输出有保持功能，输出为输入的“过去时”，输入条件成立时输出保持。输入信号存在约束条件，限制了其实用性。RS基本触发器是没有实际应用 [查看详情]
排行榜
-
2